基于FPGA的简易数字频率计.哪个大神指导一下额

此昵称为0 2016-12-04 19:58:15 293 浏览

参与评论

登录后参与评论

全部评论(1条)

PBFDWDC 2016-12-05 00:00:00

一单片机主控电路：用单片机T0口作为频率计接口在系统的设计中，可将单片机系统的各个中断口用作外部计数器的接口，由于其为数字电路的特点，可将其作为频率计的接口，被测信号频率范围在10HZ——30MHZ，对应的输入为TTL电平。

赞(6)

回复(0)

评论

评论
登录后参与评论

热门问答

基于FPGA的简易数字频率计.哪个大神指导一下额:

基于FPGA的数字频率计: 不要子模块，，要一个完整的代码，不用调用，直接可以编译的。。拜托了。。。。是用的VHDL语言。。

基于FPGA 的简易频率计设计: 基于FPGA 的简易频率计设计利用FFT模块（点数512）对信号进行频谱分析，用SignalTap 显示频谱设计程序找出频率值。

基于FPGA做万年历跟数字频率计哪个比较简单一点？: 外围器件都需要什么有什么区别

基于FPGA数字频率计相位差测量电路的设计: 1、题目内容本设计采用单片机和现场可编程门阵列（FPGA）作为数字相位差计的核心部分。考虑到FPGA具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本设计拟用FPGA和单片机相结合，构成整个书记的测... 1、题目内容本设计采用单片机和现场可编程门阵列（FPGA）作为数字相位差计的核心部分。考虑到FPGA具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本设计拟用FPGA和单片机相结合，构成整个书记的测控主体。其中，FPGA主要负责采集两个待测信号相位差所对应的时间差，而单片机则负责读取FPGA采集到的数据，并根据这些数据计算待测信号的相位差，同时显示出待测信号相位差。整个系统发挥了FPGA各自的优势，具有高速而可靠的测控能力，具有比较强的数据处理能力，键盘输入及显示控制比较灵活，系统可扩展性能比较好，整个系统性价比比较好。 2、设计的要求一、基本要求设计一个相位差测量电路（1）频率范围：20Hz～100kHz。（2）相位测量仪的输入阻抗≥100kΩ。（3）相位测量误差≤2°。（4）相位差数字显示：相位读数为0°～359.9°，分辨力为0.1°。（5）允许两路输入方波信号峰-峰值可分别在2.5V～5V范围内变化。二、发挥部分（1）能够测量频率。（2）能够测量占空比。（3）在保持相位测量仪测量误差和频率范围不变的条件下，扩展相位测量仪输入正弦电压峰-峰值至0.3V～5V范围。（4）扩大测量波形范围。由于本人大四上班了，没有时间做毕业设计，有的论文给小弟发一份，小弟不胜感激邮箱：1071651353@qq.com 谢谢可以后续加分的哦展开

基于fpga的数字频率计的显示代码怎么写:

简易数字频率计: 大神求帮做一个简易数字频率计 1. 被测信号的频率范围100Hz～100 kHz 2. 输入信号为正弦信号或方波信号 3. 四位数码管显示所测频率，并用发光二极管表示单位 4. 具有超量程报警功能 1210811846@qq.com

简易数字频率计的设计: 3.1被测信号波形：正弦波、三角波和矩形波。 3.2 测量频率范围：分三档： 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围：1ms~1s。 3.4 测量脉宽范围：1ms~1s。 3.5 测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误差）。 3.6当... 3.1被测信号波形：正弦波、三角波和矩形波。 3.2 测量频率范围：分三档： 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围：1ms~1s。 3.4 测量脉宽范围：1ms~1s。 3.5 测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误差）。 3.6当被测信号的频率超出测量范围时，报警. 4.扩展指标要求测量频率值时，1Hz~99.9kHz的精度均为+1。 5.设计条件 5.1 电源条件：+5V。型号名称及功能数量 NE555 定时器 1片 74151 8选1数据选择器 2片 74153 双4选1数据选择器 2片 7404 六反向器 1片 4518 十进制同步加/减计数器 2片 74132 四2输入与非门（有施密特触发器） 1片 74160 十进制同步计数器 3片 C392 数码管 3片 4017 十进制计数器/脉冲分配器 1片 4511 4线－七段所存译码器/驱动器 3片 TL084 1片 10K电位器 1片电阻电容拨盘开关 1个门电路、阻容件、发光二极管和转换开关等原件自定。求教高手！展开

求基于ms13.0上的简易数字频率计的仿真图，不用单片机。:

基于VHDL的数字频率计:

一种简易数字频率计电路设计: 1. 一种简易数字频率计电路设计设计要求：设计并制作一种用于频率测量的数字频率计电路，技术指标如下：（1）频率测量范围：10～10kHZ，显示位数：4位（2）输入电压幅度：300mV~3V，输入信号波形：任意周期信号（3）手动清零（4）测量误差Z大为1 ... 1. 一种简易数字频率计电路设计设计要求：设计并制作一种用于频率测量的数字频率计电路，技术指标如下：（1）频率测量范围：10～10kHZ，显示位数：4位（2）输入电压幅度：300mV~3V，输入信号波形：任意周期信号（3）手动清零（4）测量误差Z大为1 （3）电源：220V/50HZ 求设计电路原理图展开

高分求基于VHDL简易数字频率计源程序，要求程序以module开头:

求基于EDA的数字频率计: 求基于EDA的数字频率计要求： 1、输入为矩形脉冲，频率范围0~99MHz； 2、用五位数码管显示；只显示Z后的结果，不要将计数过程显示出来； 3、单位为Hz和KHz两档，自动切换。谁帮个忙啊，谢谢啦！！

基于fpga的逻辑分析仪中的fpga起什么作用:

高分求简易数字频率计设计: 要求设计一个简易的数字频率计，其信号是给定的比较稳定的脉冲信号。设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间... 要求设计一个简易的数字频率计，其信号是给定的比较稳定的脉冲信号。设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）； 5、当被测信号的频率超出测量范围时，报警。设计报告书写格式： 1、选题介绍和设计系统实现的功能； 2、系统设计结构框图及原理； 3、采用芯片简介； 4、设计的完整电路以及仿真结果； 5、Protel绘制的电路原理图； 6、制作的PCB； 7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。电子课程设计过程：系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB→撰写设计报告仿真软件： Multisim 2001，Protel 99SE。展开

简易数字频率计 verilog语言设计: 要求：1、设计一个数字频率计，闸门时间为1秒，Z高可测频率为100Mhz. 2、频率由8位数码管显示输出。

基于msp430f5529平台的高量程数字频率计，测频的地方可以不用FPGA吗:

基于FPGA正弦波发生器的设计: 二、设计目标：1）设计一个正弦信号发生器，并确定频率范围；2）实现频率的步进可调功能；3）确定信号发生器的稳定性及其频率精度；4）实现频率和幅度的显示功能。我的QQ：185574352急... 二、设计目标： 1）设计一个正弦信号发生器，并确定频率范围； 2）实现频率的步进可调功能； 3）确定信号发生器的稳定性及其频率精度； 4）实现频率和幅度的显示功能。我的QQ：185574352 急求！！！！！！！！！！！！！！！展开

基于fpga的信号发生器设计怎么做:

求基于FPGA的信号发生器毕业设计: 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。... 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。设计要求可产生正弦波、方波、三角波和锯齿波4种波形信号。邮箱：564710692@qq.com 多谢~ 展开

9月突出贡献榜

推荐主页

仪器网（yiqi.com）欢迎您！

联系我们

关注我们