我要发布
仪器网/ 仪器社区/ 逻辑分析仪/ 为什么ic设计时要进行静态时序分析

为什么ic设计时要进行静态时序分析

泽州好心人    2017-02-16    逻辑分析仪    浏览 510 次

精彩问答
梦色未央 发布日期:2017-02-17
逻辑分析仪需要具备以下三个条件才能够准确、便捷的分析1-Wire总线时序:
1.要有1-Wire总线的解码插件,解码插件可以辅助用户将总线上的高低电平解析成对应的总线数据,从而简化用户的分析工作;
2.要有足够深的存储深度,用逻辑分析仪分析1-Wire总线时序时,存储深度至关重要,因为只有存储深度足够深才能保证逻辑分析仪能够将一次数据传输过程完整的记录下来;
3.要足够高的输入阻抗,1-Wire总线的各个节点是并接在一起的,每一个节点的加入都会加重总线的负载,如果逻辑分析仪的输入阻抗较低,那么它的并入极可能使总线处于临界状态,从而造成通信异常。
最新主题
相关版块
我要评论
X您尚未登录
账号登录
X您尚未登录
手机动态密码登录
X您尚未登录
扫码登录
官方微信

仪器网微信服务号

扫码获取最新信息


仪器网官方订阅号

扫码获取最新信息

在线客服

咨询客服

在线客服
工作日:  9:00-18:00
联系客服 企业专属客服
电话客服:  400-822-6768
工作日:  9:00-18:00
订阅商机

仪采招微信公众号

采购信息一键获取海量商机轻松掌控