仪器网（yiqi.com）欢迎您！

GaN材料及其制备工艺

在理论上，GaN 材料的击穿电场强度（约3×106V/cm）与SiC 材料接近，但受半导体工艺、材料晶格失配等因素影响，GaN 器件的电压耐受能力通常在1000V 左右，安全使用电压通常在650V 以下。随着各项技术难点的攻克和先进工艺的开发，GaN 必将作为新一代GX电源器件的制备材料。
（一）GaN 材料结构及特性
GaN 是Ⅲ-V 族直接带隙宽禁带半导体，室温下纤锌矿结构的禁带宽度为3.26eV。GaN 有3 种晶体结构形式，分别为纤锌矿结构、闪锌矿结构和岩盐矿（Rocksalt）结构。其中，纤锌矿结构是Ⅲ族氮化物中Z稳定的晶体结构，闪锌矿结构以亚稳相形式存在，而岩盐矿结构是在高压条件下产生的。纤锌矿结构的GaN 材料具有其他半导体所不具备的优异物理性能，如耐化学稳定性、chao强硬度、超高熔点等，所以，GaN 基半导体器件具有优异的耐压、耐热、耐腐蚀特性。图4 为GaN 的六方纤锌矿结构和GaN 单晶。
图4 GaN的六方纤锌矿结构（a）与GaN单晶（b）
（二）GaN 晶体的制备
GaN 的共价键键能较大（E=876.9kJ/mol），在2500℃熔点下，分解压大约为4.5GPa， 当分解压低于4.5GPa 时，GaN 不熔化直接分解。所以一些典型的平衡方法（如提拉法和布里奇曼定向凝固法等），不再适用于GaN 单晶的生长。目前，只能采用一些特殊的方法来制备单晶，主要包括升华法、高温高压法、熔融结晶法和氢化物气相外延法。其中，前3 种方法对设备和工艺都有严格要求，难以实现大规模的单晶生产，不能满足商业化的要求，而氢化物气相外延（Hydride Vapor-phaseEpitaxy，HVPE）方法是目前研究的主流。大多数可以商业化方式提供GaN 的均匀衬底都是通过这种方法生产的。该技术具有设备简单、成本低、发展速度快等优点。利用金属有机化合物化学气相沉淀（Metal-organic Chemical Vapor Deposition，MOCVD）技术可以生长出均匀、大尺寸的厚膜作为衬底。目前，该技术已经成为制备外延厚膜Z有效的方法，并且生长的厚膜可以通过抛光或激光剥离衬底，作为同质外延生长器件结构的衬底。
氢化物气相外延层的位错密度随外延层厚度的增加而减小，因此，只要外延层的厚度达到一定值，就可以提高晶体质量。通过HVPE 和空隙辅助分离法（Void-assisted Separation，VAS）可以制备具有高晶体质量和良好再现性的大直径独立GaN 晶片，如图5所示。采用表面覆盖氮化钛（TiN ）纳米网的多孔GaN 模板，通过HVPE 生长了厚GaN 层，在 HVPE 生长过程中，这种生长技术在 GaN层和模板之间产生了许多小空隙，当GaN层在生长以后容易与模板分开，并且获得独立的GaN 晶片，这些晶片直径较大，表面呈镜面状，无裂缝，位错密度低。
图5 HVPE+VAS法制备具有高晶体质量和大直径独立的GaN 晶片
此外，可以采用MOCVD-GaN / 蓝宝石衬底预处理工艺来制备GaN 厚膜。主要过程为采用等离子体化学气相沉积法在MOCVD-GaN/ 蓝宝石衬底上沉积一层厚度约500nm 的SiO2，然后用电子蒸气机在衬底上蒸镀和锻造一层厚度约20nm 的Ti。退火后在SiO2 表面形成自组装的Ni 纳米团簇，作为光刻掩模。光刻后，将基体置于热HNO3 和氧化腐蚀剂中。去除Ti 和SiO2 后，通过反应离子刻蚀技术沉积一层SiO2，去除表面的SiO2，形成一层SiO2 包裹在边缘的GaN 纳米柱。Z后用HVPE 法在表面生长GaN，在冷却过程中，GaN 发生自剥离。图6 为HVPE 和纳米簇自剥离技术制备GaN 单晶的过程示意图。
图6 HVPE+纳米簇自剥离技术制备GaN单晶
上述方法不仅可以实现衬底的自剥离，而且可以形成一种特殊的结构，可以缓冲晶体的生长速度，从而提高晶体的质量，减少内部缺陷。但这些预处理方法相对复杂，会浪费大量时间，并且增加GaN 单晶的成本。
（三）GaN 异质衬底外延技术
由于GaN 在高温生长时N 的离解压很高，很难得到大尺寸的GaN 单晶材料，因此，制备异质衬底上的外延GaN 膜已成为研究GaN 材料和器件的主要手段。目前，GaN的外延生长方法有：HVPE、分子束外延（MBE）、原子束外延（ALE）和MOCVD。其中，MOCVD 是Z广泛使用的方法之一。
当前，大多数商业器件是基于异质外延的，主要衬底是蓝宝石、AlN、SiC 和Si。但是，这些基板和材料之间的晶格失配和热失配非常大。因此，外延材料中存在较大的应力和较高的位错密度，不利于器件性能的提高。图7 为衬底材料的晶格失配和热失配关系示意图。
图7 衬底材料的晶格失配和热失配关系
1. SiC 衬底上GaN 基异质结构的外延生长
由于SiC 的热导率远远高于GaN、Si和蓝宝石，所以SiC 与GaN 的晶格失配很小。SiC 衬底可以改善器件的散热特性，降低器件的结温。但GaN 和SiC 的润湿性较差，在SiC 衬底上直接生长GaN 很难获得光滑的膜。AlN 在SiC 基体上的迁移活性小，与SiC 基体的润湿性好。因此，通常在SiC 基板上用AlN 作为GaN 外延薄膜的成核层，如图8 所示。许多研究表明，通过优化AlN 成核层的生长条件可以改善CaN 薄膜的晶体质量。但生长在GaN 成核层上的GaN 薄膜仍然存在较大的位错密度和残余应力。AlN的热膨胀系数远大于GaN，在AlN 上生长的GaN 薄膜在冷却过程中存在较大的残余拉应力。拉伸应力会在一定程度上积累，并以裂纹的形式释放应力。另外，AlN 的迁移活性较低，难以形成连续的膜，导致在AlN 上生长的GaN 薄膜位错密度较大。GaN 薄膜中的裂纹和位错会导致器件性能下降甚至失效。由于晶格失配较小，一旦润湿层和裂纹问题得到解决，SiC 衬底上的GaN 晶体质量要优于Si 和蓝宝石衬底上的GaN晶体，因此，SiC 衬底上的GaN 异质结构2DEG 的输运性能更好。
图8 AlN作为过渡层的微观形貌
2. Si 衬底上GaN 基异质结构的外延生长
目前，GaN 基电力电子器件的成本与Si 器件相比仍然非常昂贵。解决成本问题的唯yi途径是利用Si 衬底外延制备GaN 基异质结构，然后利用互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）技术制备GaN 基器件，使器件的性价比超过Si 器件。但与SiC 和蓝宝石衬底相比，Si 衬底外延GaN 要难得多。GaN（0001）与Si（111）的晶格失配率高达16.9%，热膨胀系数失配（热失配）高达56%。因此，Si 衬底上GaN 的外延生长及其异质结构在应力控制和缺陷控制方面面临着严峻的挑战。
外延层材料的晶格常数差异，会导致Si 和GaN 外延层界面处的高密度位错缺陷。在外延生长过程中，大多数位错会穿透外延层，严重影响着外延层的晶体质量。但由于两层热膨胀系数不一致，高温生长后冷却过程中整个外延层的内应力积累很大，发生翘曲并导致外延层开裂。随着衬底尺寸的增大，这种翘曲和开裂现象会越来越明显。
目前，插入层和缓冲层被广泛应用于解决Si 衬底上GaN 异质外延的应力问题，目前主流的3 种应力调节方案如图9 所示。
图9 目前主流的3种应力调节方案（a）低温AlN插入层结构；（b）GaN/AlN超晶格结构；（c）AlGaN缓冲层结构
插入层技术是引入一个或多个薄层插入层来调节外延层的内应力状态，平衡在冷却过程中由热失配和晶格失配引起的外延层的拉应力，目前采用低温AlN 作为插入层来调节应力状态，如图9（a）所示。
缓冲层技术提供了压缩应力来调整外延膜中的应力平衡，目前常用的是AlGaN 梯度缓冲和AlN/(Al)GaN 超晶格缓冲，如图9（b）、（c） 所示。上述方法都能提供压应力来平衡Si 基GaN 的拉应力，使整个系统趋于应力平衡。当然，这些方法不能完全解决应力问题。缓冲层的应力调节机制尚不明确，有待于进一步探索和优化。
另外，还有报道采用表面活化键合（SAB）的低温键合工艺将GaN 层转移到SiC 和Si 衬底上，在室温下直接键合制备GaN-on-Si 结构和GaN-on-SiC 结构， 通过氩（Ar）离子束源对晶圆表面进行活化。在表面活化后，两片晶圆将被结合在一起。与Al2O3（蓝宝石）和SiC 衬底上生长的异质外延层的质量相比，Si 衬底上GaN 基异质结构的质量和电性能仍有很大差异。特别是Si 衬底上GaN 外延层存在残余应力和局域陷阱态。这些应力和缺陷控制问题没有从根本上得到解决，导致材料和器件的可靠性问题尤为突出。因此，如何在高质量的Si 衬底上制备GaN 基异质结构仍是该领域的核心问题之一。

结束语

高频、大功率、抗辐射、高密度集成宽禁带半导体电子器件的研制，需要优良的材料作基础支撑。高品质的SiC和GaN 器件需要利用外延材料制备有源区，因此，低缺陷衬底和高质量外延层对器件性能起着至关重要的作用。近年来，SiC 和GaN功率器件的制造要求和耐压等级不断提高，对衬底和异质结构（GaN-on-SiC、GaN-on-Si）的缺陷密度及外延薄膜内部的应力平衡状态都提出了更高的要求，目前通过利用AlN 作为过渡层、超晶格缓冲层等提供压应力，进而调节外延层的内部应力以平衡状态，未来对应力调控尚有大量的工作需要进行探索和优化。