仪器网(yiqi.com)欢迎您!

| 注册 登录
网站首页-资讯-专题- 微头条-话题-产品- 品牌库-搜索-供应商- 展会-招标-采购- 社区-知识-技术-资料库-方案-直播- 视频

问答社区

Verilog 数字频率计设计

RQ6ku7aaa 2009-06-08 03:00:10 369  浏览
  • 要求LED显示 频率为0到999HZ

参与评论

全部评论(2条)

  • 我想要个黑金 2009-06-09 00:00:00
    参考:http://hi.baidu.com/shangsunpu/blog/item/702af027992c5906908f9d59.html

    赞(9)

    回复(0)

    评论

  • vans来 2009-06-09 00:00:00
    等精度频率计,Z高测到50MHZ.但精度不高,结果送到数码管上显示.我不明白LED怎么显示,谁也没时间现给你做一个你的要求,自己改吧.尽力了 module pinlvji(clk,clk_test,rst,out_wei,out_duan); input clk,rst; output [1:0]out_wei; output [7:0]out_duan; output clk_test; reg [1:0]out_wei; reg [7:0]out_duan=8'b00000011; //a b c d e f g dp reg clk_test=0; // ce shi xin hao reg [1:0] count1=2'b00; reg [24:0] count2=0; reg [18:0] count3=0; reg [5:0] show; //largest 50M reg [3:0] shi; reg [3:0] ge; reg flag=0; //yes or not get to one second reg [19:0] saomiao; reg [7:0] h; reg [7:0] l; always@(posedge clk) begin //creat a test signal 'clk_test' if(count1==2'b11) begin // 50/8M count1<=2'b00; clk_test<=~clk_test; end else count1<=count1+1; end always@(posedge clk or negedge rst) begin //wait for 1 second ,then flag=1 if(!rst) count2<=0; else begin if(!flag) count2<=count2+1; if(count2==25000000) begin // 1 second flag<=1; end end end always@(posedge clk_test or negedge rst) begin //ji shu qi (1) if(!rst) count3<=0; else if(!flag) begin count3<=count3+1; if(count3==500000) begin //1M count3<=0; show<=show+1; end end end always@(posedge clk) begin //scan saomiao<=saomiao+1'b1; if(!rst) begin case(saomiao) 1 :begin out_wei<=2'b10; out_duan<=8'b00000011; //0 end 300000:begin out_wei<=2'b01; out_duan<=8'b00000011; //0 end 600000:saomiao<=0; endcase end else begin case(saomiao) 1 :begin out_wei<=2'b10; if(flag) out_duan<=l; end 300000:begin out_wei<=2'b01; if(flag) out_duan<=h; end 600000:saomiao<=0; endcase end end always@(posedge clk) begin case(shi) 0:h=8'b00000011; 1:h=8'b10011111; 2:h=8'b00100101; 3:h=8'b00001101; 4:h=8'b10011001; 5:h=8'b01001001; 6:h=8'b11000001; 7:h=8'b00011111; 8:h=8'b00000001; 9:h=8'b00011001; default:h=1'bx; endcase case(ge) 0:l=8'b00000011; 1:l=8'b10011111; 2:l=8'b00100101; 3:l=8'b00001101; 4:l=8'b10011001; 5:l=8'b01001001; 6:l=8'b11000001; 7:l=8'b00011111; 8:l=8'b00000001; 9:l=8'b00011001; default:l=1'bx; endcase end always@(posedge clk) begin //show case(show) 0:begin shi=0;ge=0; end 1:begin shi=0;ge=1; end 2:begin shi=0;ge=2; end 3:begin shi=0;ge=3; end 4:begin shi=0;ge=4; end 5:begin shi=0;ge=5; end 6:begin shi=0;ge=6; end 7:begin shi=0;ge=7; end 8:begin shi=0;ge=8; end 9:begin shi=0;ge=9; end 10:begin shi=1;ge=0; end 11:begin shi=1;ge=1; end 12:begin shi=1;ge=2; end 13:begin shi=1;ge=3; end 14:begin shi=1;ge=4; end 15:begin shi=1;ge=5; end 16:begin shi=1;ge=6; end 17:begin shi=1;ge=7; end 18:begin shi=1;ge=8; end 19:begin shi=1;ge=9; end 20:begin shi=2;ge=0; end 21:begin shi=2;ge=1; end 22:begin shi=2;ge=2; end 23:begin shi=2;ge=3; end 24:begin shi=2;ge=4; end 25:begin shi=2;ge=5; end 26:begin shi=2;ge=6; end 27:begin shi=2;ge=7; end 28:begin shi=2;ge=8; end 29:begin shi=2;ge=9; end 30:begin shi=3;ge=0; end 31:begin shi=3;ge=1; end 32:begin shi=3;ge=2; end 33:begin shi=3;ge=3; end 34:begin shi=3;ge=4; end 35:begin shi=3;ge=5; end 36:begin shi=3;ge=6; end 37:begin shi=3;ge=7; end 38:begin shi=3;ge=8; end 39:begin shi=3;ge=9; end 40:begin shi=4;ge=0; end 41:begin shi=4;ge=1; end 42:begin shi=4;ge=2; end 43:begin shi=4;ge=3; end 44:begin shi=4;ge=4; end 45:begin shi=4;ge=5; end 46:begin shi=4;ge=6; end 47:begin shi=4;ge=7; end 48:begin shi=4;ge=8; end 49:begin shi=4;ge=9; end 50:begin shi=5;ge=0; end 51:begin shi=5;ge=1; end default:begin shi=1'bx;ge=1'bx; end endcase end endmodule

    赞(3)

    回复(0)

    评论

获取验证码
我已经阅读并接受《仪器网服务协议》

热门问答

Verilog 数字频率计设计
要求LED显示 频率为0到999HZ
2009-06-08 03:00:10 369 2
简易数字频率计 verilog语言设计
要求:1、设计一个数字频率计,闸门时间为1秒,Z高可测频率为100Mhz. 2、频率由8位数码管显示输出。
2014-06-30 06:21:07 470 1
verilog 数字频率计主要功能是什么?
 
2010-07-18 23:18:19 434 1
数字频率计的设计
二、数字频率计的设计 任务书 1、 简要说明: 根据频率计的测频原理,按照测频量程需要,选择合适的时基信号即闸门时间,对输入被测信号进行计数,实现测频的目的。 2、 任务和要求: 设计一个3位十进制数字显示的数字式频率计,其频率测量范围在1MHz内。... 二、数字频率计的设计 任务书 1、 简要说明: 根据频率计的测频原理,按照测频量程需要,选择合适的时基信号即闸门时间,对输入被测信号进行计数,实现测频的目的。 2、 任务和要求: 设计一个3位十进制数字显示的数字式频率计,其频率测量范围在1MHz内。量程分为10kHz、100kHz和1MHz三挡,即Z大读数分别为9.99 kHz、99.9 kHz和999 kHz。这里要求量程能够自动转换,具体要求如下: ① 当读数大于999时,频率计处于超量程状态,下一次测量时,量程自动增大1档; ② 当读数小于099时,频率计处于欠量程状态,下一次测量时,量程自动减小1档; ③ 当超过频率测量范围时,显示器溢出; ④ 采用记忆显示方式即计数过程中不显示数据,待计数过程结束后,显示测频结果,并将此显示结果保持到下次计数结束、显示时间不短于1s; ⑤ 小数点位置随量程变化自动移位; ⑥ 选做:增加测周期功能(量程为1ms、10ms、100ms三档,即Z大读书为9.99ms,99.9ms和999ms) 用MAX-PLUSII或能实现的程序或者QUARTUS实现,好了追加100分,C语言的不行啊!用verilog HDL语言写。尽量详细些,Z好是以报告或论文的形式。程序要有注释 展开
2008-09-04 21:49:36 381 3
EDA设计:数字频率计
要求: 1.输入为矩形脉冲,频率范围0~99MHz; 2.用五位数码管显示;只显示Z后的结果,不要将计数过程显示出来; 3.单位为Hz和KHz两档,自动切换。
2010-09-02 01:51:07 261 1
毕业设计数字频率计设计
 
2012-11-27 14:46:56 421 1
跪求 基于verilog HDL设计的数字频率计数与模块的程序!超简单就行!
毕业论文用verilog HDL语言设计,谢谢哪位仁兄给我写个这样程序,简单点的 Z好有测试程序和测试结果!谢谢了!
2009-04-15 13:32:14 302 2
Verilog设计同步十进制加法计数器
用Verilog设计同步十进制加法计数器,烧到可编辑逻辑器件中满足下表... 用Verilog设计同步十进制加法计数器,烧到可编辑逻辑器件中满足下表 展开
2018-11-20 19:06:46 280 0
电子设计:数字频率计的设计
要求1HZ--10KHZ,测量方波,三角波,正弦波,幅值0.5-5V,电子设计,不用单片机,有没有那个好心人有multism的电路图啊,还有设计资料,资料可以发邮箱,1693099355@qq.com(回答的好一定给高分。)
2018-11-19 09:22:42 243 0
求设计一个数字频率计
求设计一个数字频率计要求: 1) 频率测量范围:1HZ-10KHZ,10KHZ-100KHZ; 2)测量时间:T≤1.5S; 3)被测信号幅度:0.5V; 4) 具有四位十进制数字显示功能。
2017-06-30 05:13:54 421 1
简易数字频率计的设计
3.1被测信号波形:正弦波、三角波和矩形波。 3.2 测量频率范围:分三档: 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围:1ms~1s。 3.4 测量脉宽范围:1ms~1s。 3.5 测量精度:显示3位有效数字(要求分析1Hz、1kHz和999kHz的测量误差)。 3.6当... 3.1被测信号波形:正弦波、三角波和矩形波。 3.2 测量频率范围:分三档: 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围:1ms~1s。 3.4 测量脉宽范围:1ms~1s。 3.5 测量精度:显示3位有效数字(要求分析1Hz、1kHz和999kHz的测量误差)。 3.6当被测信号的频率超出测量范围时,报警. 4.扩展指标 要求测量频率值时,1Hz~99.9kHz的精度均为+1。 5.设计条件 5.1 电源条件:+5V。 型号 名称及功能 数量 NE555 定时器 1片 74151 8选1数据选择器 2片 74153 双4选1数据选择器 2片 7404 六反向器 1片 4518 十进制同步加/减计数器 2片 74132 四2输入与非门(有施密特触发器) 1片 74160 十进制同步计数器 3片 C392 数码管 3片 4017 十进制计数器/脉冲分配器 1片 4511 4线-七段所存译码器/驱动器 3片 TL084 1片 10K电位器 1片 电阻电容 拨盘开关 1个 门电路、阻容件、发光二极管和转换开关等原件自定。 求教高手! 展开
2011-08-31 14:12:30 460 5
100有没有人帮忙做个课程设计。verilog的数字频率计
2017-05-10 18:28:43 368 1
高分求简易数字频率计设计
要求设计一个简易的数字频率计,其信号是给定的比较稳定的脉冲信号。 设计内容: 1、测量信号:方波 、正弦波、三角波; 2、测量频率范围: 1Hz~9999Hz; 3、显示方式:4位十进制数显示; 4、时基电路由 由555构成的多谐振荡器产生(当标准时间... 要求设计一个简易的数字频率计,其信号是给定的比较稳定的脉冲信号。 设计内容: 1、测量信号:方波 、正弦波、三角波; 2、测量频率范围: 1Hz~9999Hz; 3、显示方式:4位十进制数显示; 4、时基电路由 由555构成的多谐振荡器产生(当标准时间的精度要求较高时,应通过晶体振荡器分频获得); 5、当被测信号的频率超出测量范围时,报警。 设计报告书写格式: 1、选题介绍和设计系统实现的功能; 2、系统设计结构框图及原理; 3、采用芯片简介; 4、设计的完整电路以及仿真结果; 5、Protel绘制的电路原理图; 6、制作的PCB; 7、课程设计过程心得体会(负责了哪些内容、学到了什么、遇到的难题及解决方法等)。 电子课程设计过程: 系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB→撰写设计报告 仿真软件: Multisim 2001,Protel 99SE。 展开
2009-01-03 06:22:59 374 3
数字频率计设计(请附上电路图)
要求: (1 )频率为10HZ--1MHZ (2 )输入周期信号幅值不小于200mV的Vpp ( 3)测量显示精度高于10的-5次 (4) 采用外部5V直流电源供 可以用51单片机设计,也可以不用,要是用51的话,程序不要汇编语言的 请发到603128508@qq.com 谢谢了 ... 要求: (1 )频率为10HZ--1MHZ (2 )输入周期信号幅值不小于200mV的Vpp ( 3)测量显示精度高于10的-5次 (4) 采用外部5V直流电源供 可以用51单片机设计,也可以不用,要是用51的话,程序不要汇编语言的 请发到603128508@qq.com 谢谢了 满意再加分 展开
2011-07-28 14:06:10 196 1
数电课程设计,简易数字频率计设计
数电课程设计,简易数字频率计设计图片是老师给的提示,
2018-12-03 10:23:57 377 0
数字频率计设计 使用EDA实验箱
设计一个数字显示的数字频率计,测量范围为1Hz~10MHz。测量原理为,在确定的闸门时间Tw内,记录被测信号的变化周期数Nx,则被测信号频率为:fx=Nx/Tw。使用实验箱的时钟信号或信号发生器产生被测信号,用示波器观察被测信号,用四位数码管按科学记数法显示测... 设计一个数字显示的数字频率计,测量范围为1Hz~10MHz。测量原理为,在确定的闸门时间Tw内,记录被测信号的变化周期数Nx,则被测信号频率为:fx=Nx/Tw。使用实验箱的时钟信号或信号发生器产生被测信号,用示波器观察被测信号,用四位数码管按科学记数法显示测试结果,三位数码管显示数值,一位数码管显示10的幂次。 展开
2010-12-13 06:48:46 427 2
谁有pic单片机的数字频率计设计?
 
2011-05-22 00:05:25 226 2
求助,8位十进制数字频率计的设计
 
2017-01-07 01:38:32 435 1
基于单片机数字频率计设计汇编语言程序的设计思路
一、 设计目的 ——掌握数字量数据采集系统的设计方法。 二、技术指标 1.测量范围:0~200K 2.测量信号:方波 3.测量信号电压:3~5V 4.闸门时间:10mS、0.1S、1S 5.显示位数:6位 三、设计方案 根据技术要求,可确定出该数字频率计应由测量电路... 一、 设计目的 ——掌握数字量数据采集系统的设计方法。 二、技术指标 1.测量范围:0~200K 2.测量信号:方波 3.测量信号电压:3~5V 4.闸门时间:10mS、0.1S、1S 5.显示位数:6位 三、设计方案 根据技术要求,可确定出该数字频率计应由测量电路(包括量程标定电路和ADC)、单片机、键盘及显示电路几个组成部分,各部分采用的电路形式及主要器件确定如下: (1)单片机部分 选用89C51单片机作为主机,同时要设计89C51单片机的晶振电路和复位电路,具体电路略。 (2)测量电路部分 直接利用单片机内部的定时/计数器实现频率的测量。 (3)键盘、显示部分 本机需配置具有3个按键的键盘和6位数字LED的显示器。具体电路参见实验箱电路图4、5。 测量频率范围:1-1000HZ 闸门时间1S,单位(HZ) 1K-10K 闸门时间0.1S (计数值×10),单位(KHZ) 10k-200k 闸门时间10mS(计数值×100)单位(KHZ) 用按键选择测量范围。 图4 显示器电路连接图 图5 键盘电路连接图 图6 等精度测量数字频率计电路图 展开
2014-06-06 05:07:53 264 1
求助请教基于FPGA的verilog正弦信号发生器设计
附带程序,Z好有注解... 附带程序,Z好有注解 展开
2012-05-03 15:02:14 363 1

11月突出贡献榜

推荐主页

最新话题